Plataforma Experimental para o Estudo do Efeito de PRNGs em Sistemas ADC Time-Interleaved Aleatórios
DOI:
https://doi.org/10.37537/rev.elektron.10.1.226.2026Palavras-chave:
FPGA, PRNG, Time-Interleaved ADC, ADC, TIME-INTERLEAVINGResumo
Este trabalho descreve o projeto e a implementação de um banco de testes experimental orientado a analisar o efeito que a aleatoriedade das sequências de seleção de canal exerce sobre o Spurious-Free Dynamic Range (SFDR) em arquiteturas de amostragem time-interleaved.
O sistema é composto pela lógica de controle implementada em uma FPGA DE0-Nano, juntamente com uma interface de PC que permite enviar à placa sequências pseudoaleatórias geradas pelo usuário e controlar a quantidade de amostras adquiridas. Além disso, desenvolve-se em VHDL a estrutura necessária para armazenar as amostras na memória SDRAM integrada na DE0-Nano e realizar parte do processamento de dados. Em conjunto, esse banco de testes constitui uma plataforma eficiente para a avaliação do SFDR.
Downloads
Referências
[1] S. Louwsma, E. van Tuijl, and B. Nauta, Time-Interleaved Analog-to-Digital Converters. Dordrecht, Netherlands: Springer Dordrecht, 2011, doi: https://doi.org/10.1007/978-90-481-9716-3.
[2] J. Elbornsson, F. Gustafsson, and J. Eklund, “Analysis of mismatch effects in a randomly interleaved A/D converter system,” IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 52, no. 3, pp. 465–476, Mar. 2005, doi: https://doi.org/10.1109/TCSI.2004.838434.
[3] O. Järvinen, I. Kempi, V. Unnikrishnan, K. Stadius, M. Kosunen, and J. Ryynänen, “Fully digital on-chip wideband background calibration for channel mismatches in time-interleaved time-based ADCs,” IEEE Solid-State Circuits Letters, vol. 5, pp. 9–12, 2022, doi: https://doi.org/10.1109/LSSC.2022.3145918.
[4] W. Xiong, Z. Zhang, L. Lang, and Y. Dong, “A novel fully digital feedforward background calibration technique for timing mismatch in M-channel time-interleaved ADCs,” Electronics, vol. 12, no. 9, p. 1965, 2023, doi: https://doi.org/10.3390/electronics12091965.
[5] J. Hu, Z. Cao, Q. An, L. Zhao, and S. Liu, “A new all-digital background calibration technique for time-interleaved ADC using first-order approximation FIR filters,” 2018. [Online]. Available: https://arxiv.org/abs/1806.09120
[6] F. Solis, B. T. Reyes, D. A. Morero, and M. R. Hueda, “Error-backpropagation-based background calibration of TI-ADC for adaptively equalized digital communication receivers,” IEEE Access, vol. 10, pp. 103013–103027, 2022, doi: https://doi.org/10.1109/ACCESS.2022.3208092.
[7] B. T. Reyes, L. Biolato, A. C. Galetto, L. Passetti, F. Solis, J. I. Giubilatto, L. A. Reyes, A. F. Bocco, and M. R. Hueda, “Un conversor analógico-digital (ADC) SAR de 8 bits y 4 GS/s con una arquitectura de intercalación temporal de bajo consumo en CMOS de 130 nm,” in Conferencia Argentina de Electrónica (CAE), Buenos Aires, Argentina, 2020, pp. 77–81, doi: https://doi.org/10.1109/CAE48787.2020.9046376.
[8] G. Manganaro and D. Robertson, “Interleaving ADCs: Unraveling the mysteries,” Analog Dialogue, vol. 49, no. 7, 2015. [Online]. Available: https://www.analog.com/en/resources/analog-dialogue/articles/interleaving-adcs.html
[9] C. Vogel and H. Johansson, “Time-interleaved analog-to-digital converters: Status and future directions,” in Proceedings of the IEEE International Symposium on Circuits and Systems (ISCAS). IEEE, 2006, pp. 3389–3392, doi: https://doi.org/10.1109/ISCAS.2006.1693352.
[10] M. Medina, “Desarrollo de placa de adquisición basada en ‘time interleaving’,” 2022. [Online]. Available: https://rinfi.fi.mdp.edu.ar/handle/123456789/766
[11] M. Medina, R. Lopresti, G. Zabaleta, L. Rabioglio, and L. De Micco, “Implementación de placa adquisidora para el estudio de la técnica de time interleaving aleatorio,” in Congreso Argentino de Sistemas Embebidos (CASE), La Plata, Argentina, 2022.
[12] Terasic Inc., DE0-Nano User Manual, 2016.
[13] Texas Instruments, ADC1175-50: 8-Bit, 50 MSPS Analog-to-Digital Converter, 2001, datasheet. [Online]. Available: https://www.ti.com/lit/ds/symlink/adc1175.pdf
[14] S. Paul, “Pysnr,” Zenodo, Jun. 2022, doi: https://doi.org/10.5281/zenodo.6725547.
[15] E. Rodriguez, “TF-INTERFAZ-ER: Interfaz para adquisición y análisis de señales,” GitHub, 2025. [Online]. Available: https://github.com/Ezerodriguez18/TF-INTERFAZ-ER
[16] Texas Instruments, “LM7171 High Speed, Low Distortion Operational Amplifier,” 2016, datasheet. [Online]. Available: https://www.ti.com/lit/ds/symlink/lm7171.pdf
[17] Texas Instruments, LMH6611: High-Speed, Low-Noise Operational Amplifier, datasheet.
[18] Altium Limited, “Altium Designer,” 2024. [Online]. Available: https://www.altium.com/altium-designer
[19] Flachmann und Schmitt, “Docklight – Serial Communication Tool,” 2024. [Online]. Available: https://www.docklight.de
Downloads
Publicado
Declaração de Disponibilidade de Dados
Os dados que sustentam os resultados deste estudo estão disponíveis com o autor correspondente mediante solicitação razoável.
Edição
Seção
Licença
Copyright (c) 2026 Ezequiel Dario Rodriguez, Matias Medina, Lucas Andres Rabioglio, Celeste Cebedio, Luciana De Micco
Este trabalho está licenciado sob uma licença Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Os autores que publicam nesta revista concordam com os termos estabelecidos em Creative Commons Atribución/Reconocimiento-NoComercial-SinDerivados 4.0 Licencia Pública Internacional — CC BY-NC-ND 4.0.
