Implementación de un cifrado avanzado con modo contador para sistema en chip FPGA de área pequeña

Resumen

La criptografía juega un papel crucial en la protección de la información en redes públicas. La implementación de AES con CTR en dispositivos SoC-FPGA de Xilinx, como Zynq 7000 y Kintex 7, busca mejorar la seguridad en dispositivos IoT y sistemas embebidos. El objetivo es garantizar la confidencialidad y disponibilidad de los datos en entornos conectados, priorizando un bajo uso de área, bajo consumo de energía y alto rendimiento. La implementación se realizó utilizando el lenguaje de descripción de hardware VHDL en Vivado 2019-2. Los resultados muestran la utilización de área para las implementaciones de AES y AES-CTR, con un rendimiento de 1.8 y 7.67 Gbps para Zynq 7000 y de 2.72 y 11.11 Gbps para Kintex 7; también se presentan para una clave de 128 bits y cuatro bloques CTR. Los genéricos en VHDL pueden configurarse para longitudes de 192 bits y 256 bits con diferentes tamaños de bloque. El IP implementado de AES-CTR mostró un comportamiento correcto para tamaños de clave de 128, 192 y 56 bits con cuatro bloques CTR. Un proceso de cifrado con tamaños de 192 y 256 bits requiere ciclos adicionales que afectan el rendimiento temporal y la utilización de hardware.