Topología Daisy Chain en FPGA para modernización naval: implementación y extensión con ARP

Emiliano Sebastián Gallo, Ricardo Luis Cayssials, Christian Luis Galasso, Alan Emir Arias

Resumen


Las consolas de operaciones, interfaces de interacción humana implementadas en las Unidades de Superficie del Comando de la Flota Naval, facilitan la visualización de datos críticos y la gestión de sistemas mediante la entrada de comandos por parte de los operadores. Sin embargo, su operatividad y potencial de actualización están restringidos por la dependencia de hardware propietario. Este informe describe un componente de un proyecto más amplio cuyo propósito es sustituir la “Consola de Control de Sensor Optrónico” (CCSO) por una computadora comercial (PC). Esta modernización busca adaptar el sistema a nuevas demandas operativas, permitir la incorporación de nuevas funcionalidades y eliminar la dependencia de componentes propietarios. En este artículo se aborda específicamente la lógica de funcionamiento de una topología Daisy Chain, utilizada como estrategia de interconexión entre dispositivos. Se presenta su concepto, su implementación digital en VHDL y la validación mediante un testbench en SystemVerilog, destacando su rol en la arquitectura propuesta.

Palabras clave


Daisy Chain; diseño digital; FPGA; modernización; VHDL

Texto completo:

PDF HTML

Referencias


​ C. Galasso, G. Friedrich, A. Antonini, y G. Diaz, “Desarrollo de un prototipo basado en FPGA,” en IV Congreso de Microelectrónica Aplicada (CMA), Argentina, 2013, pp. 59–64.

​ C. Galasso y G. Friedrich, “FPGA del Kit al prototipo,” en Congreso Argentino de Sistemas Embebidos (CASE), Argentina, 2013, p. 50.

​ E. Gallo, R. Cayssials, C. Galasso, y A. Arias, “Implementación de Daisy Chain en VHDL,” en Congreso Argentino de Sistemas Embebidos (CASE), Argentina, 2025, pp. 23–26.

​ Analog Devices, “Daisy Chain.” [Online]. Available: https://www.analog.com/en/resources/glossary/daisy_chain.html

​ E. Gallo, R. Cayssials, C. Galasso, y A. Arias, “Lógica de funcionamiento Daisy Chain,” en Congreso Virtual de Microcontroladores y sus Aplicaciones, Argentina, 2025, aceptado para publicación.

​ C. Galasso, A. Laiuppa, J. Ermantraut, S. Leoni, D. Martinez, y M. Paz, “Aplicación práctica de co-diseño de HW y SW para la apertura de un sistema de tiempo real,” en 53° JAIIO – SAIC, Simposio Argentino de Ingeniería en Computación, Argentina, 2024, pp. 67–80.

​ Texas Instruments, "BQ79616-Q1 Daisy Chain Communications," Application Report SLVAEP4, 2019. [Online]. Available: https://www.ti.com/lit/an/slvaep4/slvaep4.pdf

​ M. M. Mano y M. D. Ciletti, “Digital Design with an Introduction to the Verilog HDL, VHDL, and SystemVerilog,” 6th ed., Pearson, 2017.

Ansys, “What is Hardware-in-the-Loop Testing?” [Online]. Available: https://www.ansys.com/simulation-topics/what-is-hardware-in-the-loop-testing

​ Xilinx Inc. “XC6SLX45T-2FGG484I – Spartan-6 FPGA Family,” Product Specification DS160, 2011. [Online]. Available: https://docs.amd.com/v/u/en-US/ds160

​STMicroelectronics, "STM32F429ZI High-performance STM32F4 MCU with DSP and FPU," Datasheet DS8626, Rev 9, 2024.




DOI: https://doi.org/10.37537/rev.elektron.9.2.220.2025

Enlaces de Referencia

  • Por el momento, no existen enlaces de referencia


Copyright (c) 2025 Emiliano Sebastián Gallo

Creative Commons License
This work is licensed under a Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.


Revista elektron,  ISSN-L 2525-0159
Facultad de Ingeniería. Universidad de Buenos Aires 
Paseo Colón 850, 3er piso
C1063ACV - Buenos Aires - Argentina
revista.elektron@fi.uba.ar
+54 (11) 528-50889