Impedancímetro en la Banda de UHF mediante
Técnicas de Reflectometría
Impedance meter in the UHF Band using Reflectometry Techniques
Facundo Alekseenko
#1
, Brian Gluzman
#2
, Ramiro Avalos Ribas
#3
, Alejandro José Uriz
#4
, Jorge Castiñeira
Moreira
#5
#
ICYTE, Laboratorio de Comunicaciones, Depto. De Electrónica y Computación, Facultad de Ingeniería - UNMDP
Mar del Plata, 7600, Argentina
1
facundoalek@gmail.com
2
briangluzman@fi.mdp.edu.ar
3
avalosribas@fi.mdp.edu.ar
4
ajuriz@fi.mdp.edu.ar
5
casti@fi.mdp.edu.ar
Resumen— En este trabajo se propone el diseño e
implementación de un medidor de impedancia en la banda
UHF mediante técnicas de reflectometría. El dispositivo posee
la capacidad de medir la relación de amplitud y la diferencia
de fase de la señal reflejada de un sistema bajo prueba con
respecto a una señal incidente. La principal novedad propuesta
es utilizar un detector comercial y, mediante un arreglo
circuital implementado mediante técnicas de diseño en
radiofrecuencias y procesamiento de señales, adecuarlo para
que pueda medir en el rango completo de fase, distinguiendo el
signo. Los valores adquiridos son procesados en una
computadora para obtener la impedancia del sistema bajo
prueba.
Palabras clave: Impedancímetro; Detector de Amplitud y
Fase; UHF.
Abstract— This paper proposes the design and
implementation of an impedance meter in the UHF band using
reflectometry techniques. The device has the ability to measure
the amplitude ratio and the phase difference of the reflected
signal of a system under test with respect to an input signal.
The main novelty in the proposed setup is the arrangement of
commercial detectors, combining RF techniques with signal
processing, in order to perform signed phase measurements
when the detectors themselves do not have that capability. The
acquired values are processed in a computer to obtain the
impedance of the system under test.
Keywords: Impedance Meter; Amplitude and Phase Detector;
UHF.
I. INTRODUCCIÓN
Los impedancímetros son instrumentos muy útiles a la
hora de realizar diseños en electrónica. En redes o sistemas
de múltiples puertos, la medición de impedancia permite
caracterizar la carga que cada uno de los puertos representa
para el circuito al que se interconecta, lo cual es
imprescindible a la hora de diseñar las interconexiones y
adaptaciones entre bloques en sistemas electrónicos
complejos, para asegurar la compatibilidad
electro magnética y la integridad de las señales. En bandas
de frecuencias ultra altas (UHF), el conocimiento de la
impedancia de un componente o sistema es de interés. Esto
se debe a que las longitudes de onda se vuelven
comparables con las dimensiones de los componentes
electrónicos, y aparecen comportamientos parásitos.
Existen impedancímetros comerciales diseñados para
funcionar en las bandas de frecuencias de VHF y UHF.
Estos dispositivos tienen un costo elevado, como el caso del
E4991B Impedance Analyzer [1], o el HP Agilent 4291A
[2], entre otros. También existe otro tipo de instrumento,
más comp lejo y costoso, conocido como Analizador
Vectorial de Redes [3], o VNA por sus siglas en inglés, el
cual tiene la capacidad de caracterizar dispositivos pasivos
como acopladores, filtros, antenas y dispositivos activos
como amplificadores, sean de uno o más puertos. Para ello,
realiza la medición de los parámetros S [4]. Dentro de estos
parámetros se encuentra el S
11,
el cual está directamente
relacionado con la impedancia de entrada del sistema bajo
prueba (SBP) y el cual se suele representar en un Abaco de
Smith. Dentro de los VNA se encuentran modelos portátiles
de bajo costo y de código abierto conocidos como
NanoVNA [5].
En este trabajo se propone el desarrollo de un
impedancímetro para frecuencias entre 1,5 y 2 GHz (un
segmento de la banda de UHF), basado en el circuito
integrado AD8302 [6] de Analog Devices. Para permitir la
medición de fase con signo, se implementa un arreglo de
dos AD8302, con un desfasaje conocido entre ambos. Este
trabajo presenta el diseño e implementación de un
generador barredor con un bloque controlador y dos
divisores simétricos de potencia (o splitters), junto a
simulaciones de parámetros S parciales y totales del sistema
implementado. Asimismo, se realizan mediciones
experimentales que validan el diseño en el rango de
frecuencias especificado.
El trabajo se organiza de la siguiente manera: La sección
II presenta las características más importantes a medir,
mientras que la sección III describe el sistema
Revista elektron, Vol. 7, No. 2, pp. 77-83 (2023)
ISSN 2525-0159
77
Recibido: 28/09/23; Aceptado: 04/12/23
Creative Commons License - Attribution-NonCommercial-
NoDerivatives 4.0 International (CC BY-NC-ND 4.0)
https://doi.org/10.37537/rev.elektron.7.2.182.2023
New Experimental Method
implementado. La sección IV presenta las pruebas
realizadas. Finalmente, la sección V presenta las
conclusiones y las líneas de trabajo futuras.
II. MEDICIÓN DE IMPEDANCIA
En el sistema propuesto, una onda que incide sobre una
carga ZL desde una línea con impedancia característica
conocida Z0 sufre una reflexión, descripta por el coeficiente
ρ = (ZL-Z0) / (ZL+Z0). Es posible calcular ZL a partir del
coeficiente de reflexión ρ [7], por lo que se puede conocer
la carga si se mide la relación entre las ondas incidente y
reflejada. Para la implementación se propone utilizar el
circuito integrado detector AD8302. Este dispositivo
entrega dos salidas: la primera con un valor de tensión
proporcional a la relación de magnitud entre sus entradas, y
la segunda con un valor de tensión proporcional a la
diferencia de fase entre 0º y 180º, sin distinción de signo.
Esto último es una desventaja, ya que el circuito integrado
por sí solo no permite discernir el signo de la fase. Por ello,
se propone construir un arreglo con dos AD8302 con el fin
de poder determinar el signo de la fase. Con este propósito,
se propone incluir una d iferencia de fase conocida entre
detectores, con el fin de poder realizar una comparación
entre ambas salidas y en base a la mis ma, determinar el
signo de la fase y eliminar ambigüedades de la medición.
Usando, entonces, dos AD8302 para comparar las ondas
incidente y reflejada en la carga, se obtiene una relación de
tensión y una diferencia de fase, equivalente a ρ [7]. Si bien
el cálculo es directo, hay que considerar que el uso de
conectores y cables, más los errores constructivos, agregan
perdidas y aportes de fase, que varían con la frecuencia. O
sea, el coeficiente de reflexión se ve afectado por el trayecto
entre la carga a medir y el medidor. Por lo tanto, la
medición requiere la implementación de una ecuación de
calibración, la cual consiste en un modelo para un solo
puerto, en el que con la medición de tres cargas conocidas
se logra despejar los errores para poder aplicar la ecuación
de calibración [8].
III. SISTEMA IMPLEMENTADO
El sistema está compuesto por cinco módulos
interconectados, los cuales se presentan en la Fig. 1. El
bloque controlador está compuesto por un PIC18F4550 [9],
es el encargado de adquirir los datos provenientes del
circuito detector y, a la vez, controlar al bloque generador
de RF, conformado por el integrado AD4351 [10] y un
amplificador de RF ERA-5+ [11]. El acoplador direccional
ZABDC20-322H-S [12] separa la onda incidente de la
reflejada, enviando ambas a los detectores. La interfaz con
el usuario se genera en una PC.
Fig. 1. Diagrama en bloques completo con el sistema bajo prueba
conectado.
El circuito detector, conformado por los dos integrados
AD8302, dos divisores de potencia y una diferencia de fase
en los caminos que conectan los divisores con los
integrados, se encarga de realizar la medición de la relación
de amplitud y fase entre la señal incidente y la reflejada.
A. Circuito Detector
Diseñados con tecnología de guía de onda coplanar
conectada a tierra (GCPW) [13], se introducen dos divisores
de potencia (splitter), que separan las señales ingresantes en
caminos de distintos largos, logrando que, al conectar los
detectores, los mismos midan una diferencia de fase distinta
afectada por la diferencia de caminos (conocida). La Fig. 2
muestra un esquema del circuito detector.
Fig. 2. Diagrama en bloques del circuito detector.
A.1 Detectores
En su configuración típica propuesta por el fabricante,
las mediciones entregan valores de tensión entre 0V y 1,8V
utilizando las expresiones presentadas en [6]. El rango de
medición de magnitud es de ±30dB y el de la relación de
fase es de ±180º sin distinción de signo (entrega la mis ma
tensión con fase positiva o negativa). Mediciones por debajo
de 20° y encima de 160° presentan errores significativos,
debido a que el circuito integrado ingresa a una zona de
medición alineal, por lo que es conveniente corregir valores
medidos en esas zonas. En la curva de la Fig. 3 se puede
apreciar cómo la salida del detector individual ignora el
signo de la fase. También se perciben las zonas alineales en
los rangos de fase de -180º a -160º, de -20º a 20º y de 160º a
180º.
Fig. 3. Fase de salida [V] vs Fase de entrada [grados] [6].
Revista elektron, Vol. 7, No. 2, pp. 77-83 (2023)
ISSN 2525-0159
78
http://elektron.fi.uba.ar
A.2 Divisor de potencia (splitter)
Divide la potencia de entrada en dos partes iguales. Se
implementaron divisores del tipo Wilkinson [4] por
presentar pérdidas de inserción cercanas a las ideales y
aislamiento entre sus puertos de salida superior a los 20dB
en la banda L, entre 1,5GHz y 2GHz.
En la Fig. 4 se muestra el PCB utilizado como divisor de
potencia, donde el puerto P1 representa la entrada, y los
puertos P2 y P3 representan las salidas. Para poder analizar
el funcionamiento del circuito se realizó una simulación
electro magnética mediante una versión educativa del
software CST Studio Suite, la Fig. 5 muestra los parámetros
S del modelo simulado.
Fig. 4. Divisor de potencia.
Fig. 5. Parametros S del divisor de potencia.
A.3 Uso de un retardo para distinción del signo de la fase
Como se dijo previamente, el AD8302 tiene la
limitación que es incapaz de discernir el signo de la relación
de fase entre las señales. Por ello, con el fin de lograr que la
medición permita distinguir el signo de la fase del
coeficiente de reflexión (y, de esa manera, medir
correctamente la impedancia del SBP), se propone el uso de
una red defasadora. Se trata de un retardo de 90º a la
frecuencia de 1,75GHz.
En la Fig. 7 se aprecia la topología propuesta, donde se
coloca un divisor de potencia equidistante de los detectores
(trayectorias d1, d2) y al otro descentrado una distancia
equivalente a 45º, de esta manera se miden 45º menos
(trayectoria d3) y otros 45º por encima (trayectoria d4),
cumpliendo con los 90º entre ellos. Además, se evita
introducir empalmes de líneas que puedan provocar
atenuaciones indeseadas. La distancia equivalente a 90º sale
de considerar un cuarto de la longitud de onda (λ/4) a la
frecuencia de 1,75GHz. Dado que λ es inversamente
proporcional a la frecuencia, en la banda de operación, se
obtienen los desfasajes teóricos que se presentan en la Fig. 6,
para su cálculo se tuvo en cuenta el sustrato FR4 con
constante dieléctrica de 4,4 y espesor de 1,6 mm, siguiendo
las ecuaciones de diseño para una línea con tecnología
GCPW [7].
En la Fig. 6 se presenta una comparación de los valores
de los desfasajes simulados y de los teóricos. Para la
simulación se diseñó en el CST Studio Suite una línea con
tecnología GCPW de 50 Ω y λ/4 a la frecuencia de 1,75GHz.
Fig. 6. Desfasajes teóricos y simulados de la red desfasadora.
Las zonas de medición alineales no se pueden evitar en
ambos detectores a la vez, pero, con el desfasaje
introducido, se logra que al menos uno de los detectores
mida siempre fuera de esa zona, es decir, libre de la
indeterminación allí presente. Los límites de desfasajes para
evitar que ambas mediciones se encuentren en la zona
alineal son 40º como mínimo y 140º como máximo. Se
comprueba en la Fig. 6 que esa restricción se cumple
correctamente en todo el rango de frecuencias de interés.
Para poder comprobar el funcionamiento del circuito
detector se procedió a diseñarlo utilizando el CST Studio
Suite. Para ello, se extrajeron los parámetros S de los
divisores de potencia presentados en la Fig. 4 y se los cargó
en la red simulada. Una captura de la simulación de la red
defasadora completa se presenta en la Fig. 7. De esta forma
fue posible verificar las dimensiones de cada uno de los
componentes.
Fig. 7. Modelo en CST Studio Suite utilizado para validar el diseño.
En la Fig. 8 se presentan los resultados de la
simulación. Cada curva cuantiza la relación de fase entre las
entradas de cada detector. Estas simulaciones no
P1
P2
P3
Revista elektron, Vol. 7, No. 2, pp. 77-83 (2023)
ISSN 2525-0159
79
http://elektron.fi.uba.ar
esquematizan los errores propios de los detectores, ya que
considera cada entrada del detector como si fuese un puerto
de salida.
Fig. 8. Parámetros S de Fase a la entrada de los detectores.
La Fig. 9 presenta el sistema implementado. Con el
número 1 se señala la entrada de la onda directa. Con el 2 se
señala la entrada de la reflejada. Los números 3 y 4 señalan
los divisores de potencia respectivos. Se señalan las
trayectorias d1, d2, d3 y d4. Mientras que con los números 5
y 6 se presentan los circuitos detectores.
Fig. 9. Fotografía del circuito detector con los divisores de Wilkinson, la
red desfasadora y los detectores implementados en una topología GCPW.
B. Bloque controlador
El diseño se basa en el microcontrolador PIC18F4550, el
cual es el encargado de los procesos de comunicación con la
PC, de configurar los registros del generador de
radiofrecuencias y de adquirir los valores provenientes de
los detectores mediante cuatro conversores ADC de 10 bits
y una tensión de referencia del ADC de 1,92V, el cual, en
estas condiciones, dispone de una resolución de 1,875mV.
El instrumento se comunica con la PC en modo esclavo,
diseñado para que no inicie comunicaciones por su cuenta
(únicamente recepción y respuesta). De esta forma se evita
tener que implementar un esquema de acceso al medio. Al
encender el dispositivo, el microcontrolador realiza la
inicialización de periféricos, quedando luego a la espera de
una interrupción por UART a partir de la cual ejecutar la
lectura e interpretación del mensaje. La funcionalidad
designada a dicho mensaje sigue el diagrama de flujos de la
Fig. 10.
Fig. 10. Diagrama de flujo del firmware.
C. Generador de Radiofrecuencias
El bloque integrado por el ADF4351 es capaz de generar
una señal de salida en el rango de 35MHz a 4400MHz. Su
salida es configurable mediante registros de 32bit. Se
programa para generar un barrido en la banda L entre
1,5GHz y 2GHz con una resolución de 1MHz. Dentro de la
mis ma placa y a la salida del ADF4351 se encuentre el
amplificador ERA_5, el cual permite obtener una ganancia
de 22dB y se encarga de compensar la atenuación de 20dB
que presenta el acoplador bidireccional en los puertos
acoplados. En la Fig. 11 se esquematiza en forma resumida
el algoritmo a implementar para el control del generador.
Fig. 11. Diagrama de flujo del control del generador.
D. Acoplador bidireccional
Para poder medir los parámetros buscados es
fundamental separar la señal incidente de la reflejada con un
acoplador bi-direccional. Se implementó esta etapa
mediante el acoplador ZABDC20-322H-S+ del fabricante
Mini-Circuits. En la Fig. 12 se puede ver un diagrama del
acoplador en la configuración utilizada.
Revista elektron, Vol. 7, No. 2, pp. 77-83 (2023)
ISSN 2525-0159
80
http://elektron.fi.uba.ar
Fig. 12. Diagrama del acoplador bi-direccional.
E. Interfaz de Usuario
La interfaz de usuario, en la PC, se encarga de la
comunicación con el instrumento, del control de sus
funciones, del procesamiento y de la visualización de los
resultados. La programación se realizó en Python, por su
bajo consumo de recursos, simplicidad y por la gran
variedad de librerías que agilizan el desarrollo. Se
implementó haciendo uso del entorno de trabajo
multip lataforma QT para la interfaz gráfica de usuario
(GUI), utilizando un modelo de programación orientada a
objetos (OOP, por sus siglas en inglés).
Se priorizó el desarrollo de una interfaz visual simp le y
ordenada que facilite al usuario la interacción con el
instrumento. La mis ma se diseñó utilizando el framework
PyQT5 y se presenta en la Fig.13.
Fig. 13. Pestaña principal.
F. Montaje del prototipo
Con el propósito de disponer de un prototipo apto para
mediciones, se diseñó y montó el prototipo en un gabinete.
En la Fig. 14 se aprecia el despiece explotado del prototipo
y en la Fig. 15 vistas en perspectiva del mismo.
Fig. 14. Despiece del impedancímetro.
Fig. 15. Impedancímetro implementado.
IV. EXPERIMENTACIÓN Y ANÁLISIS DE RESULTADOS
A. Diferencia entre la fase teórica y la real
Se implementó una rutina para determinar la diferencia
de fase en cada frecuencia con la condición de que los
valores de ambos detectores se encuentren fuera de la zona
de medición con error. Para ello se colocó una carga
conocida como SBP, se midió la diferencia de fase de cada
detector y se realizó una resta de esas diferencias de fase.
Los resultados obtenidos logran los objetivos de
discernir el signo de la fase y de asegurar que al menos uno
de los detectores mida fuera de la zona con error. Sin
embargo, difieren de los valores teóricos calculados (<10º),
debido a variaciones entre los cálculos y las propiedades del
sustrato y/o imperfecciones en el proceso de fabricación. La
Fig. 16 presenta una comparación entre la fase teorica, la
fase simulada y la fase med ida. Se puede observar, que a
pesar de las diferencias, los desfasajes se encuentran dentro
de los límites tolerables para que al menos un detector
funcione siempre en la zona lineal (mayor a 40° y menor a
140°).
Fig. 16. Desfasajes teóricos, simulados y medidos de la red desfasadora.
Revista elektron, Vol. 7, No. 2, pp. 77-83 (2023)
ISSN 2525-0159
81
http://elektron.fi.uba.ar
B. Identificación del signo de la fase y mediciones en zona
de error
Se realizaron mediciones reales de un sistema bajo
prueba antes de aplicar la calibración. En la Fig. 17, se
presenta en color verde la fase medida por el detector 1,
mientras que en color amarillo se presenta la salida de fase
del detector 2. Ambas curvas muestran mediciones
provenientes de cada detector de la fase de los coeficientes
de reflexión. Se puede observar que la curva del detector 1,
al entrar en la zona de 20º, co mienza a perder la linealidad,
también se puede apreciar el cambio de pendiente debido a
la incapacidad del detector individual de distinguir el signo.
A partir de 1,7GHz, la separación entre las mediciones
comienza a reducirse, lo que la rutina debe interpretar como
un cambio de signo.
En la curva de color rojo (signo corregido) se observa la
interpretación del signo llevada a cabo a partir de los datos
de ambos detectores. El algoritmo coloca el signo que le
asegure mantener la diferencia de fase a cada frecuencia que
se conocía de antemano y que fue lograda con la red de
retardo (Fig. 16). Para compensar la incidencia en la zona
de medición con error entre los -20° y +20°, el algoritmo
corrije la fase ambigua empleando la medición de fase más
confiable (la que está en zona lineal), tomando en este caso
la medición del detector 2 y restándole (o sumándole) la
diferencia de fase real entre los detectores. Este proceso se
puede observar en curva de color azul (fase corregida)
donde se han corregido el signo y los errores de medición
existentes en la roja.
Fig. 17. Medición de fase.
C. Identificación del signo de la fase y mediciones en zona
de error
Tomando como sistema bajo prueba cargas conocidas y
previamente medidas en un analizador vectorial de redes , se
realizaron las mediciones con el instrumental diseñado y
calibrado [8]. A continuación, se presentan dos de los
experimentos realizados. Los resultados obtenidos para
distintas cargas de prueba se pueden ver en las Figuras 19 y
21.
En la Fig. 18 se aprecia un esquema del primer
experimento, en el cual una serie de cargas fueron
conectadas directamente al impedancímentro.
Fig.18. Esquema del primer experimento realizado.
En la Fig. 19 se aprecian mediciones de distintas cargas
de 10Ω, 50Ω, 100Ω y 10kΩ conectadas directamente al
impedancímetro, con el mismo rango de barrido de
frecuencias. Se realiza una representación de los resultados
en formato cartesiano, pudiendo apreciarse que la parte real
medida coincide con los valores de las cargas y la parte
imaginaria es 0.
Fig.19. Medición de impedancia. Arriba a la izquierda: 10 Ω. Arriba a la
derecha: 50 Ω. Abajo a la izquierda: 100 Ω. Abajo a la derecha 10 kΩ.
Por otro lado, para verificar la capacidad de medir
impedancias complejas, se realizó una prueba emulando
distintos coeficientes de reflexión. Se conectó una carga de
10Ω con un cable de RF de por medio, y se realizó un
barrido en la banda L, entre 1,5GHz y 2GHz. El esquema de
este experimento se presenta en la Fig. 20.
Fig.20. Esquema del segundo experimento realizado.
Puede inferirse que, si el cable no tuviera grandes
pérdidas, al modificar la frecuencia, el largo eléctrico del
cable varía y por ello se producirá un desplazamiento
circular a lo largo del diagrama de Smith [4]. Esto se debe a
que, debido al camino introducido por el cable, existe una
variación en el ángulo del coeficiente de reflexión medido,
la cual depende de la frecuencia. Esto último se condice con
el desplazamiento mostrado en la Fig. 21.
Revista elektron, Vol. 7, No. 2, pp. 77-83 (2023)
ISSN 2525-0159
82
http://elektron.fi.uba.ar
Fig. 21. Mediciones de impedancia, carga de 10Ω con cable de RF. Se
representa en un Ábaco de Smith la variación del valor de la impedancia
normalizada medida del sistema cable – carga para un barrido de
frecuencia.
V. CONCLUSIONES Y DESARROLLOS FUTUROS
La hipótesis y la implementación de la técnica de
desambiguación de signo mediante una “diferencia de fase
conocida”, resultó efectiva. Los resultados obtenidos
respaldan el correcto funcionamiento del sistema diseñado y
de los bloques encargados del procesamiento de datos. Es
importante destacar que este modelo puede ser aplicado en
otros rangos de frecuencias, con los correspondientes
ajustes.
En los procesos de “Identificación del signo de la fase y
mediciones en zona de error” se puede ver la incidencia de
ruido que afecta la visualización del valor real. Las distintas
fuentes que pueden ocasionar el error (ruido térmico,
pequeñas desadaptaciones en la placa de detección,
limitaciones del propio integrado y demás) se propagan en
cada bloque del procesamiento de datos. Los valores
utilizados para la desambiguación de fase fueron obtenidos
con este equipo, al igual que los factores de calibración, lo
que produce que el error se incremente en cada etapa. Una
de las mejoras implementadas en este aspecto fue el filtrado
por promediado en la etapa de adquisición, que mejoró los
resultados con respecto a mediciones previas. En futuras
versiones del instrumento resulta conveniente seguir
investigando en esta línea para obtener resultados más
precisos. También se propone incorporar circuitería para
expandir la funcionalidad de este dispositivo y lograr
implementar un analizador vectorial de redes.
AGRADECIMIENTOS
Los autores deseamos agradecer a Altium Designer y a
CST Studio Suite por las licencias educativas utilizadas en
el marco de este desarrollo.
REFERENCIAS
[1] “Keysight Technologies. E4991B Impedance Analyzer”. Disponible
en: https://www.keysight.com/us/en/product/E4991B/impedance-
analyzer-1-mhz-500-mhz-1-ghz-3-ghz.html
[2] “Keysight Technologies. 4291A RF”. Disponible en:
https://www.keysight.com/us/en/product/4291A/rf-
impedancematerial-analyzer.html
[3] “Rigol 7RSA3030N”. Disponible en:
https://es.rigol.com/csa/products/DSA_detail/RSA3000
[4] D. M Pozar. “Microwave Engineering”, Wiley 2011.
[5] “NanoRFE NanoVNA V2”. Disponible en:
https://nanorfe.com/es/nanovna-v2.html.
[6] “Analog Devices. AD8302” (Datasheet). Disponible en:
https://www.analog.com/media/en/technical-documentation/data-
sheets/ad8302.pdf
[7] David K. Cheng. “Fundamentals of Engineering Electromagnetics”,
Pearson Education 2014. Capítulo 8.
[8] Doug Rytting. “Network analyzer error models and calibration
methods”. Disponible en:
https://www.rfmentor.com/sites/default/files/NA_Error_Models_and_
Cal_Methods.pdf
[9] “Microchip. PIC18F4550” (Datasheet) Disponible en:
https://ww1.microchip.com/downloads/en/devicedoc/39632e.pdf
[10] “Analog Devices. ADF4351” (Datasheet) Disponible en:
https://www.analog.com/media/en/technical-documentation/data-
sheets/adf4351.pdf
[11] “Mini Circuits. ERA - 5” (Datasheet) Disponible en:
https://www.minicircuits.com/pdfs/ERA-5+.pdf
[12] “Mini Circuits. ZABDC20-322H-S” (Datasheet) Disponible en:
https://www.minicircuits.com/pdfs/ZABDC20-322H-S+.pdf
[13] B. Wadell. “Transmission line design handbook”, 1991. Página 79.
Revista elektron, Vol. 7, No. 2, pp. 77-83 (2023)
ISSN 2525-0159
83
http://elektron.fi.uba.ar
